山梨大学電子シラバス>検索結果一覧>授業データ



授業科目名
担当教官
ハードウェア設計演習
鈴木 良弥/古田 敏
時間割番号
単位数
コース
履修年次
期別
曜日
時限
273406 1 F 3 後期 I
[概要]
高度な情報システムを設計,製作しようとすると,ASICの設計と検証ができる必要がある.この授業の目的は,講義と演習を通してASICの設計,検証の方法を身につけることである.
 授業では,VHDLを取り上げて,PC上の統合環境上で実際に論理合成を行って,シミュレータで検証したり,ASICを搭載した評価回路で動作確認を行う.講義中の実習課題に対し,レポート作成し,実際に役立つ技術を身に付けられるようにしている.
[具体的な達成目標]
(1) ASICの開発手順を実習する.
(2) ハードウェアのソフト記述の特徴を理解する.
(3) VHDL記述を、実際の回路動作により確認する.
[必要知識・準備]
ハードウェア設計の授業を受講しておくことが望ましい.
[評価基準]
 以下の3項目を総合的に使用して評価する。
1.演習課題に対するレポートの評価による達成度
2.期末試験の達成度
3.授業の出席状況
[教科書]
  1. 堀桂太郎, 図解VHDL実習 -ゼロからわかるハードウェア記述言語-, 森北出版株式会社, ISBN:4-627-78391-4
[参考書]
  1. 桜井至, HDL設計入門, テクノプレス, ISBN:4-924998-24-9
[講義項目]
1.HDLによるASICの設計方法の復習
2.統合開発環境の概要
3.回路図入力の実習
4.VHDL記述の実習
5.論理合成とデバッグ
6.配置配線について
7.シミュレーション解析
8.評価回路へのダウンロードと動作試験
9.VHDL記述の応用
10.複雑な回路の記述
11.複雑な回路の開発実習
12.講義のまとめ
[教育方法]
・PC上で実際に論理記述、合成、シミュレーション、実回路による動作まで、一連の流れを実習できる.
・ 応用実習ではいくつかの例題をあげ、学生の興味、進度により課題を選べるようにする.
[JABEEプログラムの学習・教育目標との対応]
統合開発環境の概要を理解する.VHDLの記述方法、論理合成方法を理解させる.階層化が必要な複雑な回路のVHDL記述を実習する.
デジタル回路を回路図入力し論理合成する.カウンタ回路を例に挙げ、VHDL記述から論理合成、シミュレーション、配置、ダウンロード、動作試験までの一連の作業を修得する.
[その他]
(未登録)