授業科目名				担当教員
計算機アーキテクチャII				大渕　竜太郎
時間割番号	単位数	コース	履修年次	期別	曜日	時限
TCS203	2	2017年度以前の入学生	2	前期	月	I
［概要］
計算機アーキテクチャを，先行する科目である「計算機アーキテクチャI」よりもハードウェア寄りの視点である実装(implementation)レベルで理解する． 本講義ではまず，Y86という非常に簡単な命令セットアーキテクチャを定義し，これを逐次実行方のハードウェアとして実現したものを，レジスタ転送レベルの抽象化で理解する．これにより，ANDやORなどのゲートやレジスタを基にして，どのようにしてCPUの演算や制御の機能が組み立てられるのかを知る． 次いで，キャッシュ，パイプライン，スーパースカラー，マルチコアやマルチプロセッサなど，現代のプロセッサの高速化や高性能化のために用いられている様々な技術を学ぶ．さらに，仮想マシン，RAID等の高性能化，高信頼化・高可用化や，近年特に重要となった低消費電力化の技術についても学ぶ．
［具体的な達成目標］
1．計算機アーキテクチャの実現を，例えばALU，データパス，レジスタファイル，プログラムカウンタ，メモリ，制御論理回路，などの働きについて，レジスタ転送レベルで理解する． 2．パイプライン処理の概念，各種のパイプラインハザードとその回避方法について理解する． 3．スーパースカラー処理，各種のマルチプロセッサ，多層キャッシュなどの高性能化技術について理解する． 4．処理性能の指標である命令実行スループットや実行遅延など，消費電力当たりの処理能力，などを理解する． 5．信頼性，保全性を高める技術，低消費電力化の技術，などついて知る．
［必要知識・準備］
直接の先行科目である「計算機アーキテクチャーI」の内容，および「計算機アーキテクチャーI演習」のアセンブラプログラミングを復習し，良く理解しておくこと． C++やCなどのプログラミング言語によるプログラミングの知識と経験も必要である．
［評価方法・評価基準］
No 評価項目 割合 評価の観点 1 試験：期末期  45  % 主に，上記目標の3，4，5に相当．  2 試験：中間期  40  % 主に，上記目標の1，2に相当．  3 小テスト／レポート  15  % 上記目標の1から5に相当．
［教科書］
Hisa Ando, コンピュータアーキテクチャ技術入門 ――高速化の追求×消費電力の壁, 技術評論社, ISBN:978-4-7741-6426-7
［参考書］
デイビッド・A・パターソン (著), ジョン・L・ヘネシー (著), 成田光彰 (翻訳), コンピュータの構成と設計　第4版（上） ハードウエアとソフトウエアのインタフェース, 日経BP社, ISBN:978-4822284787 デイビッド・A・パターソン (著), ジョン・L・ヘネシー (著), 成田光彰 (翻訳), コンピュータの構成と設計　第4版（下） ハードウエアとソフトウエアのインタフェース, 日経BP社, ISBN:978-4822284794
［講義項目］
1．導入，コンピュータシステムの基本 2. Y86命令セットアーキテクチャ，論理回路 3. Y86のアセンブラプログラム 4. Y86の逐次処理実装(1) 5. Y86の逐次処理実装(2)，パイプライン処理 6. Y86のパイプライン実装，プロセッサと半導体技術 7. 前半のまとめ，中間評価 8. プロセッサの基礎，命令セットアーキテクチャ， 9. 言語とOSのサポート，メモリモデル，データの表現 10. 命令フェッチ，命令スケジューリング 11. 演算の高速化，浮動小数点演算，SIMD命令 12. メモリ階層，メモリシステムの高性能化 13. スーパースカラ実行，プロセッサ高速化の技術 14．マルチプロセス化，メモリ管理，並行プロセス，仮想化技術 15．まとめ，総合評価 15．まとめ，総合評価
［教育方法］
・課題にはミニマルなISAであるY86のシミュレータを使い，命令セットの理解を深める．また，簡単なレジスタ転送レベルのハードウェア記述言語HCLを用いたY86の逐次処理版実装に触れることでマイクロアーキテクチャの理解を深める．
［実務経験のある教員による授業科目の概要］
担当教員は，情報系企業の基礎研究所においてグラフィックス描画用ハードウェア等の設計開発に携わった経験を持つ．また，各種の汎用プロセッサや専用プロセッサのためのアルゴリズム開発やプログラミングも経験． これらの経験に基づいて，プログラム開発者の視点から，プロセッサを理解し，プロセッサを効果的・効率的に使うための授業を行う．
［JABEEプログラムの学習・教育目標との対応］
(未登録)
［その他］
(未登録)