授業科目名				担当教員
計算機アーキテクチャII				大渕　竜太郎
時間割番号	単位数	コース	履修年次	期別	曜日	時限
TCS203	2	CS,F	2	前期	金	I
［概要］
計算機アーキテクチャを，先行する科目である「計算機アーキテクチャI」よりもハードウェア寄りの視点である実装(implementation)レベルで理解する．<BR>本講義ではまず，Y86という非常に簡単な命令セットアーキテクチャを定義し，これを逐次実行方のハードウェアとして実現したものを，レジスタ転送レベルの抽象化で理解する．これにより，ANDやORなどのゲートやレジスタを基にして，どのようにしてCPUの演算や制御の機能が組み立てられるのかを知る．<BR>次いで，現代のCPUの処理の高速化の基本技術，キャッシュ，パイプライン，スーパースカラー，マルチコアやマルチプロセッサなどを学ぶ．さらに，仮想マシン，RAID等の高性能化，高信頼化・高可用化や，近年特に重要となった低消費電力化の技術についても学ぶ．
［具体的な達成目標］
1．計算機アーキテクチャの実現を，例えばALU，データパス，レジスタファイル，プログラムカウンタ，メモリ，制御論理回路，などの働きについて，レジスタ転送レベルで理解する．<BR>2．パイプライン処理の概念，各種のパイプラインハザードとその回避方法について理解する．<BR>3．スーパースカラー処理，各種のマルチプロセッサ，多層キャッシュなどの高性能化技術について理解する．<BR>4．処理性能の指標である命令実行スループットや実行遅延など，消費電力当たりの処理能力，などを理解する．<BR>5．信頼性，保全性を高める技術，低消費電力化の技術，などついて知る．
［必要知識・準備］
直接の先行科目である「計算機アーキテクチャーI」の内容，および「計算機アーキテクチャーI演習」のアセンブラプログラミングを理解しておくこと．<BR>C++やCなどのプログラミング言語によるプログラミングの知識と経験も必要である．
［評価方法・評価基準］
No 評価項目 割合 評価の観点 1 試験：期末期  45  % 主に，上記目標の3，4，5に相当．  2 試験：中間期  40  % 主に，上記目標の1，2に相当．  3 小テスト／レポート  15  % 上記目標の1から5に相当．
［教科書］
Hisa Ando, コンピュータアーキテクチャ技術入門 ――高速化の追求×消費電力の壁, 技術評論社, ISBN:978-4-7741-6426-7
［参考書］
デイビッド・A・パターソン (著), ジョン・L・ヘネシー (著), 成田光彰 (翻訳), コンピュータの構成と設計　第4版（上） ハードウエアとソフトウエアのインタフェース, 日経BP社, ISBN:978-4822284787 デイビッド・A・パターソン (著), ジョン・L・ヘネシー (著), 成田光彰 (翻訳), コンピュータの構成と設計　第4版（下） ハードウエアとソフトウエアのインタフェース, 日経BP社, ISBN:978-4822284794
［講義項目］
1．導入，Y86命令セットアーキテクチャ<BR>2. 論理回路，Y86のアセンブラプログラム<BR>3. Y86の逐次処理実装(1)<BR>4. Y86の逐次処理実装(2)<BR>5. パイプライン処理<BR>6. Y86のパイプライン実装<BR>7. 前半のまとめ，中間評価<BR>8. スーパースカラ，アウトオブオーダー実行，分岐予測<BR>9. プロセスと割り込み処理<BR>10. マルチスレッド，マルチプロセッサ<BR>11. キャッシュ，メモリ管理，仮想化サポート<BR>12. メモリの高性能化，入出力システム<BR>13. GPGPU，専用プロセッサ<BR>14．消費電力，処理性能，信頼性<BR>15．まとめ，総合評価<BR><BR><BR>15．まとめ，総合評価
［教育方法］
・課題にはミニマルなISAであるY86のシミュレータを使い，命令セットの理解を深める．また，簡単なレジスタ転送レベルのハードウェア記述言語HCLを用いたY86の逐次処理版実装に触れることでマイクロアーキテクチャの理解を深める．
［JABEEプログラムの学習・教育目標との対応］
(未登録)
［その他］
(未登録)