山梨大学電子シラバス

授業科目名

担当教員

計算機アーキテクチャII

大渕　竜太郎

時間割番号

単位数

コース

履修年次

期別

曜日

時限

263113

CS,F過年度生

前期

水

［概要］

計算機アーキテクチャを，先行する科目である「計算機アーキテクチャI」よりもハードウェア寄りの視点である実装(implementation)レベルで理解する． 本講義ではまず，Y86という非常に簡単な命令セットアーキテクチャを定義し，これを逐次実行方のハードウェアとして実現したものを，レジスタ転送レベルの抽象化で理解する．これにより，ANDやORなどのゲートやレジスタを基にして，どのようにしてCPUの演算や制御の機能が組み立てられるのかを知る． ついで，現代のCPUの処理の高速化の基本技術，特にパイプライン処理について，同じY86命令セットアーキテクチャのパイプライン処理による実装を通して学ぶ． さらに，スーパースカラー処理，マルチコアやマルチプロセッサ，メモリインタリーブ，RAID等の高性能化技術，高信頼化・高可用化の技術，および近年の携帯情報機器の普及で重要となった低消費電力化の技術について学ぶ．

［具体的な達成目標］

1．計算機アーキテクチャの実現を，例えばALU，データパス，レジスタファイル，プログラムカウンタ，メモリ，制御論理回路，などの働きについて，レジスタ転送レベルで理解する． 2．パイプライン処理の概念，各種のパイプラインハザードとその回避方法について理解する． 3．スーパースカラー処理，各種のマルチプロセッサ，多層キャッシュなどの高性能化技術について理解する． 4．処理性能の指標である命令実行スループットや実行遅延など，消費電力当たりの処理能力，などを理解する 5．信頼性，保全性を高める技術，低消費電力化の技術，などついて知る．

［必要知識・準備］

「計算機アーキテクチャーI」および「計算機アーキテクチャーI演習」の内容を理解しておくこと． C++やCなどのプログラミング言語によるプログラミングの知識と経験も必要である．

［評価方法・評価基準］

No	評価項目	割合	評価の観点
1	試験：期末期	45 %	主に，上記目標の3，4，5に相当．
2	試験：中間期	40 %	主に，上記目標の1，2に相当．
3	小テスト／レポート	15 %	上記目標の1から5に相当．

［教科書］

［参考書］

堀桂太郎, 図解コンピュータ・アーキテクチャ入門第2版, 森北出版, ISBN:978-4-627-82902-2

［講義項目］

1. Y86命令セットアーキテクチャとプログラミング 2. 組みあわせ論理回路と順序回路，ラッチ，レジスタ，Y86の逐次処理実装(1) 3. Y86の逐次処理実装(2) 4. Y86の逐次処理実装(3) 5. Y86のパイプライン実装 6. 並列化とパイプライン 7. Y86のパイプライン実装 8. パイプラインハザードとその回避 9．中間評価 10. 高性能化のために，各種の並列性 11．スーパースカラー処理，メモリシステムの高性能化 12．マルチプロセッサ，並列アーキテクチャー 13．高信頼化，高可用化，低消費電力化 14．I/Oシステムやネットワークの進化 14. まとめ，最終評価 14. 15.

［教育方法］

・講義ではプロジェクタでスライドを表示する．また，講義中に用いるスライドはオンライン配布し，講義を聴くことに集中できるようにしている．しかし，スライドに頼らず，ノートを取ることは必須である． ・課題では，ミニマルなISAであるY86のシミュレータを使い，命令セットの理解を深める．また，簡単なRTLレベルのハードウェア記述言語HCLを用いたY86の逐次処理版およびパイプライン処理版の実装を提示し，その説明やその実装を読みあるいは改訂する課題を通じて，CPUの実装を理解する．

［JABEEプログラムの学習・教育目標との対応］

(未登録)

［その他］

(未登録)