山梨大学電子シラバス>検索結果一覧>授業データ



授業科目名
担当教員
デジタル回路特論
清弘 智昭/佐藤 隆英
時間割番号
単位数
コース
履修年次
期別
曜日
時限
322094 2 (未登録) 1 前期 II
[概要と目標]
この講義では,学部でのディジタル回路の講義をふまえ,学部の講義では触れることの無かったHDLなどのハードウェア記述言語によるディジタル回路のトップダウン設計法を学ぶ.また,Eコースの学生は計算機アーキテクチャを学習していないので,基礎的な計算機アーキテクチャについても学習し,その1部をHDL等で記述してCPLDまたはFPGAで実現する実習をおこなう。<BR> この講義の到達目標は,<BR> 1. コンピュータの構成,CPUの働きなどの基礎概念を理解すること<BR> 2. ハードウェア記述言語を用いたディジタル回路設計法を理解し,簡単な回路の設計ができること<BR> 3. PLD・FPGA・ゲートアレイなどのハードウェアの性質と用途を理解すること<BR> 4. シミュレータによる回路検証の考え方を理解し,簡単なシミュレーションを実行できること<BR>などである.
[到達目標]
(ア)VHDLで基本的な論理回路を記述できる<BR>(イ)VHDLで記述したディジタル回路をシミュレーションするプログラムを記述できる<BR>(ウ)コンピュータの基本的な動作が理解できる<BR>(エ)CPLDを実装した基板にHDLをコンパイルしたオブジェクトプログラムを書き込み,動作させることができる。
[必要知識・準備]
学部の「ディジタル回路」,「計算機アーキテクチャ」を履修していないと授業についていくのは困難である。
[評価基準]
No評価項目割合評価の観点
1小テスト/レポート 100  %実際にVHDL言語でディジタル回路を設計して,動作をさせることができるかどうかを評価 
[教科書]
  1. VHDLによるマイクロプロセッサ設計入門, CQ出版, ISBN:4789833631,
    (プリントも使用する)
[参考書]
(未登録)
[講義項目]
1. ディジタル回路設計手法<BR>ICの種類と特徴,ハードウェア記述言語, FPGAとCPLD,ボトムアップとトップダウン設計<BR>2. コンピュータの基本構成<BR>マイコン開発の歴史,CPU,メモリ,IO,バス<BR>3. CPUの構成<BR> モデルCPUの概要,レジスタのしくみ,汎用レジスタ,ALU,プログラムカウンタ,命令レジスタ,スタックポインタ,命令デコーダ,制御部,バスバッファ<BR>4. CPUの働き1<BR> CPUの内部操作,マイクロオペレーション,命令フェッチ,命令実行,メモリストア,メモリロード,演算処理<BR>5. CPUの働き2<BR>分岐命令,スタックとその働き,スタックポインタ,PUSH,POP命令<BR>6. CPUの働き2<BR>サブルーチンの概念,CALL,RET命令,IO<BR>7. オペレーティングシステム<BR>割込処理,OSの概念,MS-DOS,BIOS,BDOS,マルチタスク<BR>8. 組み合わせ回路とそのHDLによる記述<BR>マルチプレクサ,デコーダ,HDLによるシミュレーション<BR>9. 演算回路<BR>半加算器,全加算器,補数器,ALUの実現<BR>10. フリップフロップとそのHDLによる記述<BR>フリップフロップの種類,レジスタ,カウンタ,<BR>11. 順序回路とそのHDLによる記述<BR>順序回路の設計,HDLによる順序回路の実現<BR>12. HDLによるCPUの記述および演習<BR>13. HDLによるCPUの記述および演習