山梨大学電子シラバス>検索結果一覧>授業データ



授業科目名
担当教員
計算機アーキテクチャII
大渕 竜太郎
時間割番号
単位数
コース
履修年次
期別
曜日
時限
263206 2 F 2 後期 I
[概要]
計算機アーキテクチャを,(先行する科目である「計算機アーキテクチャI」よりも)よりハードウェアよりの視点,実装(implementation)レベルで理解する.<BR>本講義では,Y86という非常に簡単な命令セットアーキテクチャを定義し,これを逐次実行方のハードウェアとして実現したものを,レジスタ転送レベルの抽象化で理解する.これにより,ANDやORなどのゲートやレジスタを基にして,どのようにしてCPUの演算や制御の機能が組み立てられるのかを知る.<BR>ついで,現代のCPUの処理の高速化の基本技術,特にパイプライン処理について,同じY86命令セットアーキテクチャのパイプライン処理による実装を通して学ぶ.<BR>さらに,スーパースカラー処理,マルチコアやマルチプロセッサ,メモリインタリーブ等の高性能化技術,あるいは電力当たりの処理性能改善の技術について学ぶ.
[具体的な達成目標]
* 計算機アーキテクチャの実現を,例えばALU,データパス,レジスタファイル,プログラムカウンタ,メモリ,制御論理回路,などの働きについて,レジスタ転送レベルで理解する.<BR>* パイプライン処理の概念,各種のパイプラインハザードとその回避方法について理解する.<BR>* 処理性能の指標(MIPS,IPC, など),遅延とスループット,等について知る.<BR>* 消費電力,保全性,処理性能(遅延とスループット)などの性能指標について知る.
[必要知識・準備]
計算機アーキテクチャIの内容を理解しておくこと.
[評価方法・評価基準]
No評価項目割合評価の観点
1試験:期末期 40  %パイプラインの概念,Y86 ISAのパイプライン実装, 
2試験:中間期 40  %Y86の命令セットアーキテクチャ,Y86 ISAの逐次処理実装,ゲートとレジスタ. 
3小テスト/レポート 20  %Y86シミュレータ上でのプログラミング,Y86 ISAの逐次処理実装の改訂,など. 
[教科書]
  1. 内田 啓一郎,小柳 滋, IT Text コンピュータアーキテクチャ, オーム社, ISBN:4-274-13304-4
[参考書]
  1. Randal E. Bryant, David O'hallaron, Computer Systems A programmer's perspective, Prentice Hall, ISBN:0-13-178456-0
[講義項目]
1.計算機アーキテクチャとその実装<BR> 2.Y86 命令セットアーキテクチャとプログラミング<BR> 3.組みあわせ論理回路,フリップフロップ,ラッチ,順序回路,レジスタ<BR> 4.Y86の逐次処理実装(1)<BR> 5.Y86の逐次処理実装(2)<BR> 6.Y86の逐次処理実装(3)<BR> 7.RISCとCISC,中間テスト<BR> 8.並列化とパイプライン<BR> 9.Y86のパイプライン実装<BR>10.Y86のパイプライン実装とパイプラインハザード<BR>11.パイプラインハザードの回避<BR>12.並列性の種類,命令レベル並列性とスーパースカラー処理,<BR>13.マルチプロセッサとマルチコア,メモリシステム<BR>14.いろいろな性能,信頼性と保全性,処理能力と消費電力.<BR>15.まとめ,中間テスト
[教育方法]
*課題で,ミニマルなISAであるY86のシミュレータを使い,命令セットの理解を深める.<BR>*簡単なRTLレベルのハードウェア記述言語HCLを用いたY86の逐次処理版およびパイプライン処理版の実装を提示し,その説明やその実装を読みあるいは改訂する課題を通じて,CPUの実装を理解する.<BR>*最近の情報機器の課題である低消費電力,信頼性と保全性,保守性,等についても理解する.
[JABEEプログラムの学習・教育目標との対応]
《コンピュータ・メディア工学科 コンピュータサイエンスコース》
(F)情報処理の基盤としてのネットワーク指向型コンピューティングの技術を理解し応用できる知識と技術を習得する.
(G)ハードウェアとソフトウェアを融合した情報機器を設計・実現できる知識と技術を習得する.
[その他]
(未登録)